Daftar Isi:
Definisi - Apa yang dimaksud dengan Verifikasi Statis?
Verifikasi statis adalah analisis kode komputer untuk memastikan bahwa praktik pengkodean standar telah dipatuhi tanpa harus menjalankan program. Analisis dilakukan pada beberapa versi kode sumber dan menyediakan cara bagi programmer untuk men-debug kode baru dan mendeteksi potensi kesalahan dalam kode yang dikompilasi.
Techopedia menjelaskan Verifikasi Statis
Verifikasi statis banyak digunakan dalam perangkat lunak untuk sistem komputer yang kritis terhadap keselamatan. Teknologi utama yang digunakan dalam verifikasi statis adalah analisis pewaktuan statis dan pengecekan kesetaraan. Pengaturan waktu dan verifikasi fungsional dalam aliran verifikasi statis dipisahkan dan dijalankan secara paralel. Analisis pewaktuan statis menyediakan pemeriksaan pewaktuan, sementara pemeriksaan ekivalensi memverifikasi kesetaraan fungsional dari dua versi sirkuit yang sama dengan skala desain melalui transformasi yang berbeda seperti pemindaian ulang rantai pemindaian, perutean dan penempatan.
Beberapa teknik implementasi verifikasi statis adalah analisis aliran data, pengecekan model, interpretasi abstraksi, dan penggunaan pernyataan.
Alat yang umumnya digunakan untuk verifikasi statis meliputi Sonar, Yasca, Detektor salin / tempel, Stylecop, FxCop, BLAST, Dentang, Lint, dan Checkstyle.
